⑨ 日本国特許庁(JP)

① 特許出願公開

母 公 開 特 許 公 報 (A) 昭61-3118

<pre>⑤Int,Cl,4 G 02 F 1/133 H 01 L 27/12</pre>	識別記号 118	庁内整理番号 D-8205-2H 7514-5F		∰公開	昭和61年((198	86)1月9日
// G 09 F 9/35		8422-5F 6615-5C	審査請求	未請求	発明の数	I	(全5頁)

夕発明の名称 トランジスタ基板

到特 顧 昭59-122937

❷出 顧 昭59(1984)6月16日

砂発 明 者 大久保 幸 俊 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 砂発 明 者 長 田 芳 幸 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 0 発 明 者 小 俣 智司 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 位分発 明 者 菅 田 正夫 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 切出 願 人 キャノン株式会社 東京都大田区下丸子3丁目30番2号 砂代 理 人 弁理士 狼渡 章雌 外1名

1 AR 81

1.発明の名称

トランジスタ基板

2 . 特許額束の範囲

1. 高級表面上に光導電性半導体を用いた薄膜 トランジスタを配列してなるトランジスタ基底に おいて、健障限トランジスタ上に絶過層を介して 金属感光度が設けられ、健全異落光度が絶縁 Pに 設けられたコンタクトホールを介して静脈トラン ジスタの縮子電極配線に電気的に接続されている ことを特徴とするトランジスタ基板。

2 、前記端子電極配線がゲート配線である特許 請求の範囲第1項に記載のトランジスタ基板。

3 · ゲート配線が半導体の下に延長する特許請求の範囲第2項に配載のトランジスタ基板。

4 ・ 約記光導電性半導体が、非晶質、多額晶ま たは破額晶のシリコンである特許額求の範囲第1 項に記載のトランジスタ高級。

5 . 前記非品質シリコンが水素原子せたはハロ ゲン原子を有している特許請求の範囲第4項に配 気のトランジスタ基板。

3 . 発明の詳細な説明

技搬分野

本発明は静間トランジスタ(TFT)アレイを 有する、表示装置に用いるに適したトランジスタ 基板に関する。更に詳しくは、光導電性を示す半 導体からなる郵販トランジスタ(TFT)を用い たトランジスタ基板の電光構成に関するものであ

背景技術

り、近接する配線との間では不必要な厚度容量を 発生させる原因となる等の欠点を有していた。 毎個のほか

本発明は、上述従来技術の欠点を終去すると同 時に、TFT上に設けた遮光金属をTFTの囃子 電極に接続させるものである。

発明の概要

表示な趣に用いるに適した木果明のトラングスタ 無限は、上記目的を連成するために開発されたものであり、より耳目しくは、基板裏面上に光準を性半導体を用いた降削・ラングスタを配列して少ない。 は難 接下ランジスタ 転に対いて、 は難 接下ランジスタ を配列して金属 これ たつンタクトホールを介して確認トラングスタの 編入 である。

売引の無様の説明

本発明のトランジスタ基板を用いる表示装置の 一例として、TFTアクティブマトリックス型液 品表示装置の無略断面図を除し図に示す。

第1回を参照して、ガラス蒸板1上には、ス イッチング回路としてのTFTが形成されるが. このTFTは、A1、CT、Cu等の金属指膜か ちなるゲート電極2、たとえばSiN:H房から なる層間絶縁層3および光導電性半導体層4を包 合する。TFTを構成する光導電性半導体層4と しては、たとえばSi、CdS、CdSe、Cd Te、が用いられ、特に非晶質、多結晶又は轍晶 質のS」が好適に用いられる。非品質SiはH類 子又はハロゲン原子(特にF原子)を含むことが できる。H原子又はハロゲン原子はそれぞれ単独 で含まれてもよいし双方が含まれてもよい。層間 絶経暦3及び半導体暦4はグロー放電法、CVD 法等、一般に知られている多くの方法により作成 される。低温で層形成を行うにはグロー放電法を 利用することができる。

半導体層 4 に接続して、それぞれ A 1、 C r 、 C u 等の金属 解膜 からなるソース 電 他 5 及びドレ イン電極 6 が設けられ、このドレイン電極と接続

 対入される。これら基板1 および 1 1 の外側には、更に一対の偏光板1 4 及び 1 5 が、例えばクロスニコルあるいはパラレルニコルの関係に配置され、照射光 1 6 による画像表示に供される。

第2回は、このようなTFTをマトリックス配置した時の等価回路図である。 前配ゲート電極の配盤が、必要な例えば走査線×,、×,、×,、、、、のに相当する本数段けられ、 所記ソースの配線は、 所望の水平方向解像度を与えるに必要な例えば毎号線ッ,、ッ・、ッ、、・・ッ。 は 相当する本数段けられる。 名交点に利記TFT21があり設けられる。 名交点に利記TFT21があり設けられ、多々のドレインに対し資本となる電極と対向電極間で映画の確案22が構成されている。

この表示パキルの駆動は、例えばゲート線に直 業者号を、ソース線には駆動用電圧を走査して印 加すると(ゲート線に破号が入力されている間に 限って)、これらの電極の交点のうちの選択され た確所でソースードレイン(ドット電機)随が導

特開昭61-3118(3)

適して、ドレイン電極と対向電極との間で電場が 生じ、 液温層の液晶分子の配列状態が変化するこ とにより表示が行われる。

このTFTの畜業部の構成を、従来例との対比で、更に詳しく説明する。第3図(a) および原4図(a) は、それぞれ従来例および未発明の実施例によるTFT基板の単位商業部構成を示す平10回であり、第1図の配向層10を除く、基板しから表光層9までの構成は、第3図(a) および第4図(a) のそれぞれ A - A 線に沿う断面構成に担当する。

従来例を示す第3関(a)、ならびにそのB-B盤に沿う断面図である第3関(b) および無 l 図を非無して、一面黒の構成を、若干、補足限明する。本是明では半導体4として光導電性材料を用いるので、ゲート配線及びゲート電価2は、少なくとも半導体4の下では光速光性の会路機が耐温に用いられる。このゲートの上に第1の絶縁あるが散けられる。更にこの上に半導体層4が致けった。

ところでこのような電光部材 9 は他の回路案子と交叉したり接近して、不要な浮進容量を増したり、ショートを生じたりしないよう構成する必要がある。その為有限な配値巾と一定のピッチを展定すれば、商業面積を少なくともこの遮光値巾だけ減じる必要があった。

前記実施例では半導体上の高光金属9aをゲート報へ被使したが、本発明の他の実施例ではソース報5へを使するものも用いられる。この時絶経 勝らは光分な厚みを持ち、ゲートとしての効果を 示さないよう往覚する必要がある。又、阿様に選 光金属9aをドレイン6又は西宮電椅7aへは使 するものも用いられる。これもTFTのスイッチ ング動作に関与しないよう絶縁階の厚みが充分で あることが望まれる。

きくすることができる.

これ等ソース級、ドレイン線への接続は画案や 配線の配置に設計の任意性を与える効果を持つ。

見明の効果

このようにして得られる本発明の表示パネル は、確型化・コンパクト化された表示パネルとし て各種パネル・ディスプレー; 例えば、時計・計

預開昭61-3118(4)

算機等の表示板、小型テレビ、ビデオカメラ用モ ニタ及びファイング等に好適に応用出来る。

4 . 図面の簡単な説明

第1 図はTFTアクティブマトリックス置裕品 表示数量の概略新面図、第2 図はTFTをマトリックス配置した時の等値回解図、第3 図(a) および第4 図(a)は、それぞれ従来例および本 発明の実施例によるTF丁基板の単位画業低値は を示す平面図、第3 図(b) および第4 図(b) はそれぞれ係3 図(a) および第4 図(a) のB - B 級に 初う酢面図である。

」・・・ 基板

2・・・ゲートおよびゲート線

3 · · · 图 1 绝接股

4・・・会異君光簡半導体.

5・・・ソースおよびソース線

6・・・ドレイン


7・・・安示部電極

9・・・ 進光階


9a・・・ゲートと接続された電光層

出版人代理人 東接 素維[[G]][[


第 1 図



1848 3 🖾



SEC / R21



PAT-NO:

JP361003118A

DOCUMENT-IDENTIFIER: JP 61003118 A

TITLE:

TRANSISTOR SUBSTRATE

PUBN-DATE:

January 9, 1986

INVENTOR - INFORMATION: NAME OKUBO, YUKITOSHI OSADA, YOSHIYUKI KOMATA, TOMOJI

SUGATA, MASAO

ASSIGNEE - INFORMATION:

NAME

CANON INC

COUNTRY N/A

APPL-NO: JP59122937

APPL-DATE: June 16, 1984

INT-CL (IPC): G02F001/133, H01L027/12 , H01L029/78 ,

G09F009/35

US-CL-CURRENT: 257/59, 257/435 , 257/659

ABSTRACT:

PURPOSE: To minimize wiring of a light shielding metal by providing a metallic light shielding layer on a thin film transistor through an insulating layer, and connecting electrically the metallic light shielding layer to the terminal electrode wiring of the thin film transistor through a contact hole provided on the insulating layer.

CONSTITUTION: On a glass substrate 1, a TFT being a

switching circuit is formed, but this TFT contains a gate electrode 2 consisting of a metallic thin film, layer insulating layer 3 and a photoconductive. semiconductor layer 4. A source electrode 5 and a drain electrode 6 are provided by being connected to the semiconductor layer 4. The second insulating layer is provided to cover such a TFT structure, and a metallic light shielding layer 9a is provided on a part for covering the semiconductor layer 4 on this insulating layer 8. The light shielding metal 9a is connected onto the gate line 2 through a contact hole 30 provided on the first insulating layer and the second insulating layer.

COPYRIGHT: (C) 1986, JPO&Japio